我有一個vhdl代碼寫入一個移位器,使用d-flop觸發器和多路複用器進行運行並檢查語法成功。但是,現在我正在測試平臺上工作,我遇到了一些錯誤。 VHDL代碼是: LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX41 IS
PORT (i3, i2, i1, i0 : IN BIT;
s: IN BIT_VECTOR(1 DOWNT
我在VHDL中做了一個移位寄存器的結構設計。當WriteShift是1時,我得到了移位,當它爲0時,移位寄存器加載一個價格。儘管當我在testbench中將writeshift設置爲1時,加載完美工作,但我在模擬中獲得了00000。 我的代碼如下: entity ShiftRegis is
Port (Din : in STD_LOGIC_VECTOR (4 downto 0);