RISC-V Rocket Cache Coherence

Question

對於RISC-V Rocket處理器，緩存採用什麼樣的寫策略（例如Write Back + Allocate，Write Through + No Allocate）？ L1緩存如何與RISC-V中的L2緩存保持一致？

Answer 1

RISC-V是ISA（指令集架構），而不是處理器。因此，ISA對緩存寫回策略或一致性設計沒有任何意義。這些決定留給個別處理器設計團隊。事實上，他們甚至不需要緩存。

RISC-V唯一要說的就是「內存一致性模型」。 RISC-V使用相當寬鬆的一致性模型，因此兩個RISC-V線程可以看到兩個不同的內存操作序列/交錯（與「所有線程看到相同交錯」的「順序一致性」相反）。

---

編輯（現在的問題闡明它只是詢問伯克利火箭處理器）：

自2015年9月9日的，火箭的L1緩存回寫+分配。 L1通過snoop請求保持一致。每個火箭核心位於包含L1的「火箭瓦片」上。

一個可選的L2位於Rocket瓦片之外。火箭瓦片可以仲裁訪問單個L2。 L2是包容性的並且保存所有的L1數據。但是，L2可能持有陳舊的數據，但是如果核心請求該數據，則L2將知道哪個L1持有當前的數據副本並且將酌情發送釋放請求。