目標不是一般生成的

Question

我需要一個通用的Makefile來執行我的項目，但我似乎無法在Makefiles中獲得define的掛起。

到最低限度降低了，我有什麼如下：

TARGETS = target1 target2 

define TARGET_template = 
$(1): 
    @echo "Hi there, I'm $(1)!" 
endef 

.PHONY: all 

all: $(TARGETS) 

$(foreach TARGET, $(TARGETS), $(eval $(call TARGET_template, $(TARGET)))) 

如果我執行make all，我期望的控制檯輸出：

Hi there, I'm target1! 
Hi there, I'm target2! 

而是我得到

make: *** No rule to make target `target1', needed by `all'. Stop. 

我做錯了什麼？我正在使用GNU make 3.81

Answer 1

要調試eval的使用，有一個訣竅：您可以用info替換eval，以瞭解在獲取規則時會進行什麼樣的評估。

然而，你的問題是一樣的，因爲這一個：爲GNU How to use multiple-line variable

你閱讀文檔，使4.0（或至少比您正在使用的一個較新的版本）。你需要閱讀使用GNU版本的文檔（3.81在2006年發佈）。