引導內核測試

Question

有沒有人編寫過引導ROM的測試計劃？

此引導ROM將剛剛啓動的閃存設備，或通過SPI

這將與皮質M3和傳感器

數據採集的嵌入式系統中使用的主機你修改Boot ROM代碼用於單元/集成測試？

非常感謝

Answer 1

是的，很多次，但如果你從頭開始設計系統，測試效果最好。這意味着在預算和設計標準允許的情況下，在開發或測試箱中建立一個連接數字和模擬I/O卡的模擬板。我已經看到一些模型是由FPGA和其他邏輯陣列組成的，這些模型包含一個8英寸×4英尺的總線面板，安裝在實驗室的牆上，並帶有機架式HPC（ASIC設計測試）機架。當然，你有時必須將所有東西放慢幾個數量級，以保持在你的硬件硬件的限制之內。

在您的情況下，只需測量從系統開機/復位到引導代碼向測試引腳或通信數據包提供某些信號的實際引導時間就足夠了，以驗證芯片的某些POST代碼和外圍配置。對於單元/集成測試，該POST通常比您可能隨產品提供的更廣泛。後者意味着您可以在具有所需編程接口的PC/Server類計算機上運行自動化，以對設備進行編程並監控任何單元/集成測試或POST信號。如果您有單獨的開發和運輸POST代碼，則應該在實驗室環境中爲每個構建運行這兩個代碼。

在系統的早期設計階段以及所有硬件和軟件開發週期中，請留意無法在模擬中測試的功能，並將這些功能與可完全模擬的產品隔離。在允許任何提交之前，您的DevOp的測試周期應運行代碼庫的這些部分的所有測試。這包括在開發過程中維護所需的模擬。在PC/Server測試類機器上運行單元測試幾乎總是比單單測試更便宜，而不是修改硬件並將其與DevOps集成，在大多數情況下它也更快。編輯：您也可以在FPGA中嵌入一個或多個Cortex M3，並在其周圍實現您的整個模擬硬件，作爲FPGA logic。