現代處理器中有多個時鐘域通用？

Question

我正在閱讀Euiseong Seo等人的「Energy Efficient Scheduling of Real-Time Tasks on Multicore Processors」（2008，doi：10.1109/TPDS.2008.104,PDF）。在某個時刻，他們指出具有單個時鐘域的多核架構是最常見的。這仍然是這樣嗎？

Answer 1

現代處理器（和SoC）通常具有多個時鐘域。例如，AMD的Phenom（2007）「will allow individual cores to request different clock speeds」，IBM的POWER7（2010）提供了每個核心片的數字鎖相環（Charles R.Lefurgy等人，「Active Management of Timing Guardband to Save Energy in POWER7」，圖1 ，PDF），SPARC T3有「Six clock and four voltage domains」（維基百科引用Jinuk Luke Shin等人的「A 40nm 16-core 128-thread CMT SPARC SoC processor」;這不提供每核心時鐘控制），Intel的Silvermont提供每個模塊的PLL（共享一對核心L2 [見David Kanter的「Silvermont, Intel’s Low Power Architecture」）。快速搜索似乎表明，主流英特爾處理器不支持不同內核的不同頻率，儘管它們實現了不同的時鐘域（例如，L3高速緩存和環形互連以及具有獨立時鐘的內核，從而允許L3被窺探（例如，由GPU）全速運行而不會迫使核心達到全速）。如果不同的內核預計同時運行（不同的內核微架構通常會有不同的頻率範圍），那麼對於異構多核（例如ARM的big.LITTLE）來說，不同的時鐘域幾乎是一個需求。