中斷的尾鏈

Question

什麼是ARM Cortex M3中的NVIC支持的中斷的尾鏈。

Answer 1

尾鏈是異常的背對背處理，不存在中斷之間狀態保存和恢復的開銷 。當退出一個ISR並進入另一個ISR時，處理器跳過八個寄存器的彈出並推動八個寄存器 ，因爲這對堆棧內容沒有影響 。 Cortex™-M3 Technical Reference Manual

這基本上意味着，處理待處理中斷，而無需重複堆疊。

The Definitive Guide to the ARM Cortex-M3

Answer 2

如果一個例外是當另一個異常處理程序已經完成未決狀態，而不是返回到被中斷的程序，然後輸入：

，如果你想了解更多的細節我推薦這本書異常序列再次出現尾鏈情況，處理器不必從堆棧中恢復所有寄存器值，並將它們重新推回堆棧。異常的尾部鏈接允許較低的異常處理開銷和更好的能源效率。