0
A
回答
1
如果你已經有一個使用D觸發器的電路使用它!一個D觸發器只是一個jk觸發器,在k輸入之前帶有一個反相器,而j + k連接在一起。
E.g把你的JK觸發器:
+-----+
|j Q|
| |
|Clk |
| |
|k ~Q|
+-----+
的把它變成一個d觸發器:
+-----+
D------|j Q|----- Q
| | |
| |Clk |
| | |
---O|k ~Q|
+-----+
保留未使用〜Q輸出浮動,你有它。
請注意,我沒有繪製逆變器本身,它是坐在k輸入右側的小'O'。不要離開這個或D型觸發器不工作。
祝你好運。
相關問題
- 1. 移位寄存器Verilog
- 2. 移位寄存器爲std_logic_vector
- 3. ALU +移位寄存器
- 4. 邏輯移位和旋轉
- 5. Python邏輯電路
- 6. 位運算使用移位寄存器
- 7. 從DX:AX寄存器移動到單個32位寄存器
- 8. x86寄存器名稱,尋址模式,位移和存儲器
- 9. Hystrix:定製電路斷路器和恢復邏輯
- 10. 基本邏輯電路
- 11. Verilog移位寄存器接口到AVR
- 12. 移位寄存器m74hc165連接
- 13. 使用ATMEGA328p的移位寄存器
- 14. 使用移位寄存器的java
- 15. 邏輯和算術移位的輸出
- 16. 從ADD和NAND向右移位邏輯?
- 17. 邏輯,算術按位移
- 18. 任意移位量的移位寄存器實現
- 19. 位屏蔽位寄存器
- 20. 32位寄存器作爲8位寄存器
- 21. 使用CL寄存器移位會導致寄存器部分失速嗎?
- 22. Verilog:可變長度寄存器的組合邏輯
- 23. VHDL添加和移位乘法器的邏輯仿真錯誤
- 24. Python:使用xor和移位寄存器的CRC實現
- 25. 檢測邏輯電路模擬器中的迴路
- 26. Zend路由器邏輯
- 27. 關於電路的邏輯電平和開關方向
- 28. ASCII和64位寄存器彙編
- 29. 用於計算邏輯電路輸出
- 30. 難以理解一些邏輯電路
遷移到http://electronics.stackexchange.com? – smci 2011-07-05 09:28:22