在makefile中編寫編譯規則時如​​何去掉源文件的路徑？

Question

簡而言之：我想從不同目錄編譯源代碼，並將目標文件放入當前目錄。

例如，我有文件：

test.c 
../../lib1/boot.c 
../../lib2/startup.c 
../common/utils.c 

（也幾個文件.S（組裝）和.cpp，但我希望這並不重要）。

他們的所有對象的文件我想在當前目錄：

test.o 
boot.o 
startup.o 
utils.o 

我無法弄清楚如何寫在我的makefile這樣的規則。

例如，

%o.: %.c 

因爲make無法找到一個規則來建立從../../lib1/boot.cboot.o現在無法正常工作，只能查找規則從../../lib1/boot.c建立../../lib1/boot.o。

我試圖用這樣的：

%o.: %.c 
(my compilation line, for example "gcc -c $^ -o $@") 
%o.: ../../lib1/%.c 
(my compilation line) 
%o.: ../../lib2/%.c 
(my compilation line) 
%o.: ../common/%.c 
(my compilation line) 

和它的作品。但顯然這不夠通用，另外，有些用戶今天來到我這裏說他的應用程序也有一些../../some_other_lib/common_things.c，因此我的makefile失敗了。我瀏覽了我們的項目，發現很多這樣的案例涉及很多不同的目錄。用我的方法，我必須爲每個這樣的目錄編寫一個單獨的規則，並使用相同的編譯行。這對我來說並不好。

所以我的問題是：如何使一些通用的編譯規則放入（和檢查）目標文件在當前目錄中，同時在不同目錄中操作源代碼？

謝謝。

Answer 1

OK，我花了一些時間，但最後我發現了（順便說一下使用一些線程在這個網站）解決方案：

# Defining compilation rules in a way that object files will be produced in current directory, and not in the directory of source files: 
all: <List of my targets> 

define my_c_rule 
$(subst .c,.o,$(notdir $(1))): $(1) 
    $(CC) $(CFLAGS) $(CDEFINES) $$^ -o $$@ 
endef 
$(foreach f, $(CSRC), $(eval $(call my_c_rule, $(f)))) 

$(CSRC)包含其路徑的源文件的列表。

只需要考慮到，如果早先我有這樣的事情：

.c.o: 
    $(CC) $(CFLAGS) $(CDEFINES) $^ -o $@ 

all: <List of my targets> 

...現在我不得不把all上面的句子，我在my_c_rule過程中描述的規則。如果我不這樣做，make在編譯第一個源文件後停止。這是因爲舊的「通配符」規則（例如.c.o或%.o: %.c）不會將all替換爲默認目標（即使是較早寫入），但非通配符規則（如上述宏的結果boot.o: ../../lib1/boot.c）會替換默認目標早先寫的。

Answer 2

嘗試使用生成文件的功能notdir就象這樣：

%.o: %.c 
    gcc -c $< -o $(notdir $@) 

$@必須等於完整路徑例如：../../lib2/startup.o廣告notdir將它樹幹：startup.o。

使用此規則，您將能夠編譯當前目錄中的所有源代碼。

其實，你的例子是這樣的：

. 
└── common 
    ├── lib1 
    │   └── boot.c 
    ├── lib2 
    │   └── startup.c 
    ├── test 
    │   ├── Makefile 
    │   └── test.c 
    └── utils.c 

我想我會是這樣的美好：

. 
├── common 
│   ├── lib1 
│   │   ├── Makefile 
│   │   ├── obj 
│   │   └── src 
│   │    └── boot.c 
│   ├── lib2 
│   │   ├── Makefile 
│   │   ├── obj 
│   │   └── src 
│   │    └── startup.c 
│   ├── Makefile 
│   ├── obj 
│   ├── src 
│   │   └── utils.c 
│   └── test 
│    ├── Makefile 
│    ├── obj 
│    └── src 
│     └── test.c 
└── Makefile 

爲此你需要所有的Makefile文件調用子目錄Makefile文件。 和src/obj dirs是源和對象之間的分隔。

SRC := utils.c 

OBJ := $(SRC:%.c=%.o) 

NAME := project 

SRC_D := src 
OBJ_D := obj 

SUBDIRS := lib1/ \ 
      lib2/ \ 
      test/ 

all: $(NAME) $(SUBDIRS) 
    @for dir in $(SUBDIRS); \ 
    do \ 
    $(MAKE) -C $$dir; \ 
    done 

$(NAME): $(OBJ:%.o=$(OBJ_D)/%.o) 

$(OBJ_D)/%.o : $(SRC_D)/%.c 
    gcc -c $< -o $@ 

Answer 3

可以從CSRC變量中提取目錄，$(dir ...)，然後可以在vpath指令中使用此列表。

vpath %.c $(sort $(dir $(CSRC))) 
vpath %.s $(sort $(dir $(SSRC))) 
vpath %.cpp $(sort $(dir $(CPPSRC))) 

（我甩在了sort函數刪除重複的，但是這不是絕對必要的。）

現在的規則可以保持簡單和make將搜索的目錄列表中的源文件。

$(COBJ) := $(notdir $(CSRC)) 
$(SOBJ) := $(notdir $(SSRC)) 
$(CPPOBJ) := $(notdir $(CPPSRC)) 

.PHONY: all 
all: $(EXECUTABLE) 

$(EXECUTABLE): $(COBJ) $(SOBJ) $(CPPOBJ) 
    .... 

$(COBJ): %.o: %.c 
    ... 

$(SOBJ): %.o: %.s 
    ... 

$(CPPOBJ): %.o: %.cpp 
    ...