rocketchip_wrapper.v中的系統模塊

我指的是fpga-zynq/common /中的rocketchip_wrapper.v，以對其進行某些修改併爲其定製一個新的fpga。在線136上，正在連接模塊系統（系統system_i（...））。這個系統模塊在哪裏定義？
另外，AXI模塊是從某處（ip core）導入還是在設計本身完全定義？rocketchip_wrapper.v中的系統模塊

來源

2015-07-03 user2888398

在Xilinx Vivado中，IP核（zynq處理系統）的一個實例由XCI文件表示。 XCI文件是一個IP-XACT組件實例XML文件，用於記錄用於創建IP的項目選項，自定義參數和端口參數的值（UG895 Vivado System Level Design Entry）。

來源

2015-07-06 13:37:26

如果我想在不同的主板（非Xilinx主板）上使用此功能，我該怎麼做？另外，我在哪裏可以找到這個XCI文件？ – user2888398

對於Altera，您需要通過QSys生成處理系統。這將生成一個QIP文件和一個VHD/V文件。 VHDL/Verilog中的實例化將非常相似，但具有不同的端口名稱。 XCI文件通過Vivado生成。 –

系統模塊在Vivado項目中定義。它的其餘IP塊是如何通過Verilog暴露給用戶的verilog，並且塊設計是通過tcl腳本（例如zedboard/src/tcl/zedboard_bd.tcl）實例化的。 AXI模塊只是項目塊設計中的另一個塊。對於在火箭芯片上使用非Zynq板，我會查看火箭芯片頂層（RocketChip.scala）的鑿子代碼並查看接口MemIO和HostIO。 rocketchip_wrapper.v中的verilog只是一個將這些接口轉換爲Zynq接口的薄層。

來源

2015-07-06 22:36:53 user2548418

rocketchip_wrapper.v中的系統模塊

回答

相關問題