我正試圖從十六進制轉換爲verilog中的BCD。我沒有使用任何時鐘或其他東西。在我的程序中,我一次輸入一個輸入並將其轉換並顯示結果。但是我的程序給出了未定義的結果。我該如何解決它?任何解決方案十六進制到BCD轉換
module HexToBCD(num,result);
input num;
output [7:0]result;
assign result[0]=num%2;
assign num=num/2;
assign result[1]=num%2;
assign num=num/2;
assign result[2]=num%2;
assign num=num/2;
assign result[3]=num%2;
assign num=num/2;
assign result[4]=num%2;
assign num=num/2;
assign result[5]=num%2;
assign num=num/2;
assign result[6]=num%2;
assign num=num/2;
assign result[7]=num%2;
assign num=num/2;
endmodule
問候
k。任何想法如何將十六進制轉換爲bcd。我將在Verilog中實現,但我不知道在編程語言中將十六進制轉換爲bcd的方法 – Alfred