流水線累加器VHDL

Question

在處理了一個Pipeline Multiplier和一個Signed Adding Accumulator之後，我想知道是否可以在VHDL中實現Pipeline Accumulator。

由於Accumulator利用了Core-Gen，我不知道該怎麼做......也許可以用寄存器代替累加器，然後不斷更新寄存器？我會很感激任何想法和幫助！

Answer 1

當您在Core-Gen中實例化累加器時，可以指定期望的延遲。賽靈思工具將插入適當數量的寄存器，併爲您自動進行魔術般的加法邏輯優化。

欲瞭解完整使用細節，敬請查看Xilinx數據工作表的累加器功能。

Answer 2

流水線式累加器相當簡單。對於32位累加器，將32位分成適合每個流水線階段的塊 - 在本例中，我將在每個流水線階段使用8位。然後你需要4個階段來計算它。每個8位的階段都有一個溢出位，它被用作下一階段的8位進位。

Answer 3

coregen中的MAC核心包裝將立即處理它。只需插入你需要的乘法/累加，告訴它你想要它簽名，然後播放管道深度。這是經典的速度/尺寸折衷。