我很困擾兩個問題。我將包括這個問題的相關細節,任何指導將不勝感激。如果可以,請給出解釋。多級緩存性能
假設您具有以下針對處理器的統計信息,並具有多個不同的內存層次結構選項。
Base CPI = 1.5
Processor Speed = 2 GHZ
Main Memory Access Time = 100ns
L1 miss rate per instruction = 7%
L2 direct mapped access = 12 cycles
Global miss rate with L2 direct mapped = 3.5%
L2 8-way set associative access = 28 cycles
Global miss rate with L2 8-way set associative access = 1.5%
注意:全局未命中率參考的是,在高速緩存中的所有級別錯過(因此必須訪問主存)
計算出總的CPI,如果二級緩存是可用的百分比是直接映射的。
如果L2可用並且是8路組關聯,則計算總CPI。