-4 在Verilog HDL語言中插入符號(^)是什麼意思?在輸入爲a和b並輸出c的Verilog公式中,c = a^b是什麼意思?插入符號(^)是什麼意思? 來源 2016-10-05 Collin Gardner