瞭解ASIC的性能和複雜性：350nm至45nm工藝

Question

我正嘗試在MOSIS項目的幫助下構建ASIC芯片。 （他們通過將多個小型項目合併到一個單一晶圓廠中使其更便宜）。我有一個350nm到45nm之間的選擇，以及之間的一切。

我的項目由硬件實現sha256算法組成。我有1個管道正在執行該算法。這個單一的管道大約有50,000到75,000個門。

理想情況下，我想在350nm工藝中適合多個管線。我不確定350nm是否足夠小。我在哪裏可以找到關於可以預期從350納米工藝到45納米工藝的門的數量的信息，0.063毫米^ 2

另外，每個工藝的性能如何。我的管道的每一步都有不到100皮秒的延遲。我可以在350nm上獲得80MHz或更高的快速時鐘嗎？

謝謝。

Answer 1

嘗試合成45納米和350納米的設計。我猜想45納米將帶給你更多的性能，更少的面積和更少的延遲。