將VHDL軟件包從工作庫以外的庫導入SV

Question

我有一個編譯爲庫的VHDL模塊，例如LIB_A。該模塊具有記錄的端口，相應的類型在包中定義，該包也編譯爲LIB_A。我想爲模塊寫一些斷言並使用OneSpin檢查它們。

目前我有問題可以訪問SV中模塊的簡單端口，但我無法訪問記錄元素的端口。我試圖導入帶有import和庫/包名稱的不同組合的VHDL包，但它不起作用。

什麼是從庫LIB_A導入VHDL包的語法？我還需要考慮其他什麼嗎？

的代碼示例：

import my_package::*; // LIB_A? 

module checker_m; 


// 
// A plain SVA assertion 
// 
always dummy_a: assert (my_module.record_output.Reg1.some_sig == 0); 


endmodule 

bind my_module checker_m checker_inst(); 

Answer 1

的問題似乎確實供應商特定的，如@toolic提及。由於某些原因，當我以小寫形式寫入記錄元素時，它會起作用。其餘的（信號，模塊）我在與VHDL相同的情況下編寫，並且工作正常。只有記錄元素在寫入小寫字母之前纔會產生問題。