無法進行所需的圖

Question

這是一個9位奇偶校驗產生器的代碼，但它是不給於的Quartus所需RTL視圖

Library IEEE; 
use IEEE.std_logic_1164.all; 

entity PG is 
port (A,B,C,D,E,F,G,H,I : IN std_logic; 
     Even : OUT std_logic); 
end PG; 

Architecture arch of PG is 
    Signal J,K,L,M,N,O,P,Odd : std_logic ; 
BEGIN 
    J <= A xor B; 
    K <= C xor D; 
    L <= E xor F; 
    M <= G xor H; 
    N <= J xor K; 
    O <= L xor M; 
    P <= N xor O; 
    Odd <= P xor I; 
    Even <= not Odd; 
END arch; 

這是需要作爲輸出所需要的圖像：

這是我得到的輸出圖像RTL：

Answer 1

它看起來像我正確的RTL視圖。 Quartus選擇將邏輯顯示爲一個9輸入XOR門，而不是許多2輸入XOR門。兩者的布爾行爲是相同的。沒有ODD輸出，因爲ODD是一個不是輸出的signal。