我用VHDL實現了一個並行CRC32電路。相比於頁面 http://ghsi.de/CRC/index.php?Polynom=100000100110000010001110110110111&Message=123456789 使用聚是標準100000100110000010001110110110111時並且所述消息是十六進制的標準測試123456789我的電路產生相同的結果用於以太網的CRC32
然而,通過在Altera器件的標準部件所產生的結果是相同的當前頁「http://www.zorc.breitbandkatze.de/crc.html」 甚至當我關掉反向數據字節和反向CRC字節,並設置初始值和最終EXOR爲「00000000」我仍然可以從第一個在線工具完全不同的結果(和我的電路)
是它有可能解釋這兩種工具的工作方式有何不同?
非常感謝! ,我正在嘗試幾乎所有可能的修改,可以在兩天內對聚合,消息或CRC結果進行修改,但是您節省了我的一天! – user3457332