2016-09-29 16 views

回答

1
+0

你知道它在編譯之前可能不可用,可以從vcd/fsdb中提取這樣的東西嗎? – justrajdeep

+0

Mentor有一個名爲HDL Designer的產品,可以從源代碼中提取這些信息。它必須由_some_工具編譯才能獲得該信息。 VCD是用於後仿真數據,而不是分析源代碼。 –

1

我不知道是否有可能將其轉儲到波形動態(這可能需要模擬器支持)。但是,如果您只想打印您創建的整個UVM驗證環境,請致電uvm_top.print_topology(),地址爲end_of_elaboration_phase

class your_test extends uvm_test; 
    //... 
    virtual function void end_of_elaboration_phase(uvm_phase phase); 
    uvm_top.print_topology(); 
    endfunction 
endclass 
+0

我正在尋找類似[this](http://www.studio-muzzi.com/project/docs/UVMdocs_smu/uvm-1.1d/classuvm__object__coll__graph。 png) – justrajdeep

1

如果您正在尋找打印整個拓撲結構,建立在你的基地測試uvm_table_printer,然後在你的end_of_elaboration_phase用它來打印你的類層次結構以表格的形式

class my_test extends uvm_test 

uvm_table_printer m_printer; 
// .... All other class variables 

virtual function void build_phase(uvm_phase phase); 
    super.build_phase(phase); 
    m_printer = new(); 
    // Rest of your build phase 
endfunction 

virtual function void end_of_elaboration_phase(uvm_phase phase); 
    `uvm_info(get_full_name(), "Printing test topology", UVM_NONE) 
    uvm_top.print_topology(m_printer); 
endfunction 

endclass; 

這將打印整個以可讀的表格格式提供課堂教學。請注意,它不打印出端口之間的連接,雖然