FPGA - 按鈕約束

Question

當按鈕被異步置爲有效時，是否有任何好處/原因將設置&保持約束條件應用於FPGA的按鈕輸入？

從我所瞭解的違規行爲仍然可以發生，無論該按鈕可以在觸發器的設置和保持時間內被連接到FPGA內部。

Answer 1

與系統時鐘（0.001..10Hz與幾個MHz）相比，按鈕生成非常緩慢的變化信號。應用設置/保持時間是一種浪費。只需應用一個定時忽略規則。

無論如何都需要一個propper同步器和一個debouncer電路。

Answer 2

我同意以前的海報，按鈕輸入引腳不應該定時（使用false_path）。如果你想要非常安全，你應該：

1. 打開連接到按鈕的輸入引腳的施密特觸發器。
2. 通過2級同步器輸入輸入信號（2個觸發器串聯）
3. 使用板上的模擬電路實現去抖器，或者在同步器之後使用計數器進行數字化。