systemverilog算術運算返回負值

Question

我有我的設計代碼的一部分，如下所示。

parameter n=256; 
input [n-1:0] x; 
output y; 
initial begin 
x = 0; 
if(0 >= unsigned'(x-9)) 
y = 1; 
end 

我的期望是，無符號減法運算應返回十進制247，但實際上返回-9。有沒有人有更好的編碼方式來實現這一目標？ 我的實際要求是，即使我從較大的值中減去一個較小的值，該值應該翻轉w.r.t.參數寬度（如果0-1應該產生255）。我的問題可能是錯的，但這個要求對我的項目是必要的。

Answer 1

247和-9是相同的位模式，所以算術是正確的。有符號與無符號是位模式的解釋。

注意：0-1只有255,8位數字，您已將它們定義爲256位數字。

以下示例應該有助於說明，我們使用$signed和$unsigned關鍵字，這些關鍵字會更改十進制表示形式的顯示方式，但基本二進制形式不會更改。

module tb; 
    parameter n=8; 
    logic [n-1:0] x; 
    logic y; 

initial begin 
    x = 0; 

    $display("%1d", x-9); 
    $display("%1b", x-9); 
    $display(""); 
    $display("%1d", $unsigned(x-9)); 
    $display("%1b", $unsigned(x-9)); 
    $display(""); 
    $display("%1d", $signed(x-9)); 
    $display("%1b", $signed(x-9)); 
    $display(""); 

    $finish; 
end 
endmodule 

，輸出：

4294967287 
11111111111111111111111111110111 

4294967287 
11111111111111111111111111110111 

-9 
11111111111111111111111111110111 

爲了您的例子中，你只需要使用$unsigned：

module tb; 
parameter n=8; 
logic [n-1:0] x; 
logic y; 

initial begin 
    x = 0; 
    if(0 >= $unsigned(x-9)) begin 
    y = 1; 
    end 
    else begin 
    y = 0; 
    end 
    $display("y: %b", y); 
    $finish; 
end 
endmodule