深度RISC管道中的高速緩存未命中懲罰

Question

爲什麼深度流水線處理器中的高速緩存未命中懲罰更大？

難道是因爲如果在管道的後期階段發生遺漏，停滯期會更多？或者是因爲管道中有太多指令？

Answer 1

通常情況下，您會實施更深的管道以減少每個管道階段的週期時間。

考慮兩個有序的單一問題流水線處理器微體系結構。

uA1具有5級流水線和2 ns週期時間。 uA2具有10級流水線和1 ns週期時間。

全高速緩存未命中必須（至少）從DRAM加載整個高速緩存行。 假設需要100 ns，包括行激活，行字的突發讀取和行預充電。

當uA1發生高速緩存未命中時，它將停止100 ns，例如， 50個時鐘週期，例如50個發行槽。 當uA2發生高速緩存未命中時，它會停止100 ns，例如， 100個時鐘週期，例如100個發行槽。

這裏的緩存缺失懲罰（以指令發佈時隙表示錯過）在更深入的流水線處理器中是兩倍大。