VHDL書籍示例

Question

我剛開始學習VHDL，並認爲我會拋出書本示例並將它們放入編譯器，然後附上一個約束文件，並嘗試在我上課的CPLD板上運行它。問題在於，一旦所有的代碼完成並且編譯器完成並將其編程到電路板上，我就沒有從我的輸入中得到電路板的響應。

我現在想知道，如果我在本書中處理過的VHDL代碼中犯了一個錯誤，我沒有發現本書有任何區別，但是我有更多的經驗跳到另一個可以看看它並指出是否我犯了一個錯誤。

--Truth Table page 193 

library IEEE; 
use IEEE.STD_LOGIC_1164.ALL; 

entity TruthTable is 
    Port (
     a,b,c : in bit; 
     y  : out bit); 
end TruthTable; 

architecture truth of TruthTable is 
    Signal in_bits : Bit_vector (2 downto 0); 
begin 
    in_bits <= a & b & c; 
     with in_bits select 
     y <= '0' when "000", 
        '0' when "001", 
        '0' when "010", 
        '1' when "011", 
        '1' when "100", 
        '0' when "101", 
        '1' when "110", 
        '1' when "111";     

end truth; 

Answer 1

你的代碼沒問題。我猜想問題在於VHDL引腳a，b，c和d與電路板的CPLD引腳之間的映射。

我建議你修改合成和程序過程，並仔細檢查你的引腳映射。