binary-logic

0熱度

1回答

用於寄存器的VHDL代碼，用於二進制乘法電路

我在二進制乘法電路中爲寄存器（製作移位寄存器電路）寫了一段VHDL代碼。一旦我在Quartus II中分析它，就會顯示幾個語法錯誤。 這是我的代碼： ENTITY memory IS PORT (can_load, can_shift, can_ad, sb_input, ab_input, UserInput : IN BIT; Out_Bit, Z : OUT BIT); EN

syntax vhdl cpu-registers binary-logic 2014-10-20

---