從STD_LOGIC_VECTOR分配一位到STD_LOGIC

Question

看來我已經完成了這麼多次，但由於某種原因，今天它只是不想工作。

我想將一個16位向量的MSB分配給一位變量。

Din : in STD_LOGIC_VECTOR (15 downto 0); 

... 

signal signBit : std_logic; 

begin 
    signBit <= Din(15 downto 15); 

給出的錯誤是：

Type of signBit is incompatible with type of Din. 

是的，我明白了，載體不玩STD_LOGIC不錯，但是這是1位，由（15 DOWNTO 15）

明確表示

Answer 1

Din(15 downto 15); 

是std_logic_vector，1位長

Din(15); 

是std_logic_vector的一個元素，即std_logic。