我試圖在Digilent Nexys II(Spartan 3E)開發板上測試Gadget Factory上的VHDL AVR8軟處理器。該項目包括一個用於編譯C(或其他)軟件程序並將其與FPGA比特流合併的Makefile,因此無需每次迭代都重新合成HDL。通過「make」合併C程序和VHDL比特流(即使用Makefile)
當我執行「讓」我得到data2mem相關的下列錯誤:
Merging Verilog Mem file with Xilinx bitstream: main.bit
data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit
process_begin: CreateProcess(NULL, data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit, ...) failed.
make (e=2): The system cannot find the file specified.
make: *** [main.bit] Error 2
我執行「製作」在同一個目錄包含VHDL工程文件,我甚至有一個空的主要.bit'文件在目錄中。
有沒有人有關於這裏發生了什麼的任何想法?我的空白'main.bit'文件是否需要以某種方式格式化或放置在不同的位置?
以下是我的Makefile文件的鏈接:
其他信息需要注意的:我是新來的,一般使用的Makefile,更不用說合並軟件與FPGA比特流的特定目的文件。另外,我正在Windows 7機器上的命令提示符下嘗試此操作。
在此先感謝。
編輯:這是一個link到Gadget Factory的AVR8軟處理器,這裏是AVR8 source。
如果您希望我們看看他們是否提供了其他相關信息,還可以提供Gadget Factory項目的鏈接。 –