2014-03-19 72 views
0

在Altera Quartos II中編譯我的VHDL設計時,我在兩個網絡(信號)的連接報告中得到這個通知。什麼懸擺邏輯是什麼意思?什麼是懸擺邏輯?

連接到懸空邏輯。僅供給懸掛端口的邏輯將被刪除。

回答

2

您的設計的一部分未被使用,並且可以(從工具的角度看)在不改變輸出的情況下被移除。我的信號可能是未連接或未使用的測試臺級

+0

這只是工具的方式告訴我,我沒有連接到任何網絡? – SIMEL

+0

是......或者更具體地說,您沒有將它連接到任何最終連接到輸出的東西。 –