0
說下一行可以作爲6位或門工作是否公平。所以,「列」的6位的時候一個是高的變量「 - 門」將是高:6bit ORgate Verilog
assign ORgate = columns[0] || columns[1] || columns[2] || columns[3] || columns[4] || columns[5];
說下一行可以作爲6位或門工作是否公平。所以,「列」的6位的時候一個是高的變量「 - 門」將是高:6bit ORgate Verilog
assign ORgate = columns[0] || columns[1] || columns[2] || columns[3] || columns[4] || columns[5];
會,但有使用「減量化運營」更短的方式:
assign ORgate = |columns;
'||'是一個邏輯或,'|'按位。他們在這裏評估的是同樣的事情,Bitwise會更好地表達你的意圖。 – Morgan