2009-06-17 77 views

回答

4

結賬opencores.org

+0

開源項目中獲得我想要樣本組件作爲全加器。 是這個網站提供的。謝謝。 – alsadk 2009-06-17 10:44:37

+0

是否有人知道opencores.org許可證的代碼是否需要將最終的vhdl項目也公開爲開源代碼? – JeffV 2009-06-18 11:27:24

3

此外,您還可以查看http://www.freemodelfoundry.com/的VHDL和Verilog模塊。

只爲全加器,我可以在這裏寫;)

entity full_adder is 
    port(
     a, b, cin: in BIT; 
     sum, cout: out BIT); 
end full_adder; 

architecture gate_level of full_adder is 
begin 
    sum <= (a xor b) xor cin; 
    cout <= ((a and b) or (a and cin)) or (b and cin); 
end gate_level; 

UPDATE:爲Aldec公司的Active-HDL工具等具有IP核發電機。您可以選擇不同的內核,輸入參數並準備好使用VHDL或Verilog組件。 Aldec免費提供學生執照。退房http://www.aldec.com/Company/University.aspx

1

正如David所說,opencores.org是一個很好的起點。另一個令人感興趣的項目是LEON3處理器及其相關的Gaisler庫,可從http://www.gaisler.com

相關問題