verilog，參數的二進制長度

Question

我的模塊獲取一個參數，我想在我的代碼中有一個計數器。例如說，parameter n=16，我想定義reg [x:0] i，所以我可以數到n。我怎麼找到x？應該有一個真正簡單的方法？

Answer 1

您必須使用生成的語句 這裏有一些樣品 http://www.rhinocerus.net/forum/lang-verilog/431130-using-generate-statement-verilog.html

Answer 2

有一對夫婦的選擇，這取決於你的工具支持。

• 寫自己log2功能
• 使用$clog2

這裏有這樣一個長時間的討論：http://www.rhinocerus.net/forum/lang-verilog/646074-how-get-bit-width-value-verilog-compile-time.html