陣列和多路複用器在Verilog

Question

我很想知道如何在verilog中合成一個數組。它是否會創建一個數組或其他大小的MUX。是否有一些技術可以避免大尺寸MUX合成。

Answer 1

如果數組是隻讀的，那麼它將被實現爲ROM（或與一個RAM寫入啓用已禁用！）

如果數組是可寫的，然後有一個關於如何寫規則發生以確保推斷出RAM塊。

Answer 2

一般來說，大型數組可能會被合成爲動態RAM（取決於您的綜合選項），但是如果您願意，它們也可以實現爲一個大型多路複用器的觸發器領域，但使用動態RAM會是最區域高效的方式來合成大型陣列。

請注意，如果使用動態RAM，那麼通常每個週期限制爲一次或兩次讀取或寫入（無法一次更新RAM中的每個條目）。