我指的是以下鏈接, https://github.com/ucb-bar/zscale/issues/1 這表示zscale可以從火箭芯片生成器 構建,只有不同的構建選項。如何構建Zscale核心? (RISC-V,火箭芯片)
make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead.
然而,從https://github.com/ucb-bar/rocket-chip.git庫, 我覺得沒有這樣的配置 'ZscaleConfig',也不是ZscaleChip.scala 在正確的目錄。我發現這些配置和 文件的唯一地方是以下存儲庫。 gitlab.cs.fau.de/osek-v/osek-v/tree/a3c9431ee20f94bf2826251680de61b8d640b02d
不幸的是,庫似乎有些外的日期,也不會 構建妥因未解決工具的依賴(各種代理,似乎是死)。
從scala構建ZScale核心還是獲取verilog文件的有效方式,還是下載和使用VScale的唯一方式? 如果可能,我想從scala開始構建,因爲它支持許多功能更強大的功能,例如更改高級語言的配置或不需要VCS運行測試的C仿真(RTL仿真)。
謝謝大家,提前。
這是我的想法,因爲在此期間沒有關於zscale的任何更新。非常感謝你的確認。我試圖檢查小配置核心在PPA或複雜性方面可以匹配zscale多少。 – joist