Verilog中籤名的數字表示形式

Question

1. 簽名數字表示有哪些方法？
2. 您如何知道應用程序使用哪個有符號的數字表示？

例如

IEEE 754允許您表示1.3444E-15和1.3444E + 15 ...意味着非常大的數字&只是基於1的帶符號表示形式的指數。 IEEE 754指數field uses biased exponent representation請參閱第7頁。類似地，存在其他方法。

Answer 1

對於Verilog，整數使用2的補碼。真正的數字使用IEEE-754。這是爲了聲明你用來初始化一個reg或者分配給一個連線和內建操作數的常量。實際的regs/wires只是一堆比特，而這是您的設計，它決定了存儲的格式數字。

Answer 2

忘掉類型。只需使用位向量並將這些位解釋爲浮點。

wire unsigned [31:0] bits; 
wire unsigned sign; 
wire unsigned [7:0] exp; 
wire unsigned [22:0] mantissa; 

assign sign = bits[31]; 
assign exp = bits[30:23]; 
assign matissa = bits[22:0];