我想在VHDL中製作一個std_logic_vectors數組。該數組用於生成語句以生成桶形移位器。數組中的每個元素（數組，矢量）應該是可單獨尋址的位。這是我的一些代碼。 信號聲明： type stage_t is array(4 downto 0) of std_logic_vector (15 downto 0);
signal stages: stage_t;
在架構： test_st
我有一個8位有符號變量A和一個3位值n。我想在總是聲明中將運算符轉移n次，但不起作用，輸出爲x。 reg signed [7:0] A = //something;
reg [2:0] n = 3'b//something
always @(A, n) begin
w = 8'b0;
w = A >> n;
那麼，什麼類型的變量移位算子需要？以及如何將n轉換爲該類型？
我使用兩個3位地址寄存器和使用兩個3to8解碼器的3位寄存器的交叉欄創建一個64字節RAM。這裏是VHDL代碼： library ieee;
use ieee.std_logic_1164.all;
entity ram88 is
port(a : in std_logic_vector (2 downto 0);
s0: in std_logic;
s1:
我正試圖在VHDL中實現一個32位乘法器的記錄邏輯。此外，輸入位矢量（x_in）被重新編碼，它有一個額外的輸入「1」。意圖是當「一」是'1'輸出應該是x_in否則如果「一」是'0'，它應該是兩次x_in。如果「負」高，則輸出必須反轉。這是我的VHDL代碼： library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigne