如何在virtex 6中實例化一個dsp slice？

-2

我正在研究vhdl代碼（virtex 6）。我需要做一些乘法和累加操作。我如何使用DSP切片（在實例化和推理中）。有什麼可以幫助我的例子嗎？如何在virtex 6中實例化一個dsp slice？

歡迎來到Stack Overflow！分享你的研究有助於每個人告訴我們你試過了什麼，以及它爲什麼不符合你的需求。這表明你已經花時間去嘗試幫助自己，它使我們避免重申明顯的答案，最重要的是它可以幫助你得到更具體和相關的答案！另請參閱：[問] – DaveP

看看這裏在ISE：

Edit > Language Templates > VHDL > Device Primitive Instantiation > Virtex 6 > Arithmetic Functions

的詳細用戶指南的DSP切片可從Xilinx Website。它解釋了實體上每個端口的功能。

如果你想要一個更好的答案，你需要給遠在你的問題更詳細。

2017-07-04 09:53:37

謝謝。但我完全卡在那裏。應該分配給這些端口以及如何在代碼中使用它們。 –

@rashmimahesh請參閱我的編輯 –

回答