2012-02-15 14 views
3

下面是代碼:的Verilog,我可以分配一個位值倍數位內始終阻止

always @ (C[n-1]) 
begin 
    C[2*n-1:n]=C[n-1]; 
end 

這可能嗎?如果不是,我該怎麼做?基本上它正在執行符號擴展。

+0

另一個問題,如何把縮進這裏? – fiftyplus 2012-02-15 01:23:37

+1

您可以選擇代碼並點擊「縮進代碼」按鈕,通過縮進4個空格來創建多行代碼塊。縮進超過4個空格將縮進代碼。 – 2012-02-15 01:25:56

+1

如果您將信號聲明爲已簽名,或使用$ signed(),則Verilog將爲您分配簽名。 – 2012-02-16 21:38:12

回答

4

在Verilog中複製一位的語法是{COUNT{bits}}。在你的情況像{n{C[n-1]}}

相關問題