訪問在寄存器存儲器元件的特定羣體中的Verilog

Question

假設我已經聲明包含比特長度的8個字通過編寫以下代碼8個比特的存儲器空間：

reg [7:0]mem[0:7] 

和我想要訪問元件3通過第三個單詞中的5個並將它們設置爲零。這應該是什麼樣的語法？

reg[0:7]mem[0:7]

會變成這樣的代碼的一個有效的作品呢？還是它必須像初始化1？

Answer 1

如果你已經有了一個相當現代的仿真/合成器（後V2001），那麼你可以直接訪問部分陣列詞中選擇：

reg[7:0] mem[0:7]; 
    initial begin 
     mem[3][7:6] = 2'b00; 
     mem[3][5:0] = 6'b111111; // mem[3] = 8'h3f 
    end; 

在舊的工具，你必須讀/寫全字，並在臨時變量中進行位或部分選擇。