2016-11-11 57 views
0

在Quartus II狀態機中,我有一個8位輸入。在該狀態下對狀態轉換的一個欲檢查是低級例如7個輸入的4位或不Quartus II狀態機,將數字分配給特定位

碼I加到過渡條件

input[3:0] == 7 

但每次我想使VHDL在給我這個錯誤:

HDL file generation was NOT successful, Error (154013): Component 01 contains an illegal name character combination 

我不知道我是否能做到這一點檢查這樣或那樣不 我不知道很多關於編碼Verilog和我使用圖

回答

0

input是保留字 - 您不能有名爲「輸入」的信號。

您可能想使用輸入信號的名稱來代替(即input [7:0] foo; ... (foo [3:0] == 7)