Ring Oscillator Verilog code

Question

我想用verilog編寫一個代碼，用於Ring Oscillator。我是Verilog的新手。
這裏是我的代碼：

module RingOsci(enable, w1, w2, w3); 
    input enable; 
    output w1, w2, w3; 
    wire w4; 

    and (w4, enable, w3); 
    not #2(w2, w1); 
    not #2(w3, w2); 
    not #2(w1, w4); 
endmodule 

而且永遠W_i是Z.
這裏是我的測試平臺：

module RingOsciTB(); 
    reg en; 
    wire out1, out2, out3; 

    initial begin 
     en = 1'b0; 
     #20 
     en = 1'b1; 
    end 
endmodule 

如何更改爲使振盪器的Z值？

Answer 1

您需要在測試臺中添加設計模塊的實例。例如：

module RingOsciTB(); 
    reg en; 
    wire out1, out2, out3; 

RingOsci dut (
     // Inputs: 
    .enable (en), 
     // Outputs: 
    .w1  (out1), 
    .w2  (out2), 
    .w3  (out3) 
); 

    initial begin 
     en = 1'b0; 
     #20 
     en = 1'b1; 
    end 
endmodule