verilog中的導線方程

Question

如果說我有以下導線設置，導線分配是否全部有效？

wire[3:1] w; 
wire w1; 
wire [1:0] w2; 

A) w1 = w[2];  
B) w2 = w[1:0]; 
C) w2 = w[1:2]; 

我猜這一切都是有效....

Answer 1

不要猜測。嘗試爲自己編譯代碼。 A和B是合法的語法。 C是非法的語法，根據我試過模擬器（VCS和NC-Verilog的），假設你的意思：

assign w2 = w[1:2]; 

編譯錯誤信息會像「非法部位選擇範圍」。

在IEEE標準的Verilog（Std 1364-2005）第5.2.1節「向量位選擇和部分選擇尋址」中指出，第1個數字必須處理比第2個數字更重要的位。