模擬和硬件測試之間的SPI CLK時序不匹配

Question

我有一個SPI時鐘，它與模擬中的芯片啓用按鈕的時序要求相匹配，但在硬件中測試時沒有。時間限制沒有得到滿足。可能的原因是什麼？

Answer 1

從PAR後時序報告中獲取所有SPI信號的寄存器輸出和輸入寄存器時序，並將其納入仿真模型。

還要確保SPI外設自己的時序在仿真測試平臺中進行了考慮。 （如果接線超過幾英寸，則考慮其延遲）。

重新運行仿真，希望它現在會以與硬件大致相同的方式失敗。

這會讓您處於診斷和糾正問題的好位置。

如果I/O寄存器沒有通過綜合工具遷移到IOB中，其中一些延遲可能會大於您的預期，這可能是導致問題的原因之一。