Verilog我可以使用posedge和negedge爲ADC做出1個信號

Question

im相當新的verilog，所以我有一個工作要做，使用basys 3（替換func gen生成模擬信號），然後這將顯示在一個示波器到數字信號。

所以目前，使用posedge時鐘產生一個信號，它是一條直線說3.3V

所以從我的工作，我需要這種直線3.3V轉換爲方波IM。因爲我使用posedge時鐘，這使得我在示波器中輸出一個3.3直線波，我想觸發neepge時鐘來得到0信號，這將使方波從直線變爲零。

2）即時通訊不知道我的想法是否正確，以及我是否可以將posedge和negedge時鐘信號合併爲一個信號。 3）如果我上面的想法是正確的，有沒有人能告訴我一些例如我能做到的事情？

Answer 1

這是你在找什麼？這是使用時鐘生成方波的簡單代碼。我不確定如何將Verilog代碼映射到3.3v電源電路。希望這可以幫助。

reg out; 
always @(posedge clk) begin 
out <= ~out; 
end