在線檢查綜合輸出？

-1

有沒有在線的工具/應用程序可以幫助我檢查寫入的RTL的綜合輸出？在線檢查綜合輸出？

例子：我已經寫了一些RTL代碼（以Verilog），並要檢查

- >如果是合成，可以不？

- > Netlist RTL已生成。

yosys，當然。 –

[EDAplaygound]（https://edaplaygound.com）有在線合成器和模擬器選項。 – Greg

可以滿足您的需求嗎？

從網站上的一些話，使這個答案足夠長的時間......

Plunify幫助設計團隊管理和擴展計算需求，提供 FPGA綜合和佈局佈線上按使用付費的基礎

2016-11-15 16:27:29

回答