Verilog中的函數重用

Question

我有一個函數f（），在Verilog模塊M1中定義。我想在不同的模塊中重用這個相同的功能，M2，是否有這樣做，而不重新定義M2中的功能？

--- M1.v --- 
    module M1(); 
    function f; 
     //do stuff 
    endfunction 
    endmodule 

    --- M2.v ----- 
    module M2(); 
    // Use f() here 
    endmodule 

Answer 1

您可以將功能到​​一個單獨的文件，並使用`包括編譯器指令包括兩個模塊內部的功能：

--- M1.v --- 
    module M1(); 
    `include "functions.v" 
    endmodule 

    --- M2.v ----- 
    module M2(); 
    `include "functions.v" 
    // Use f() here 
    endmodule