2
A
回答
4
沒有上下文的賦值是相當無用的,並不意味着什麼,因此是錯誤。賦值在具有靈敏度列表的塊中,或者作爲連續賦值的一部分,或者在像「初始」之類的模擬塊內是有效的。
相關問題
- 1. 的Verilog:非整數參數
- 2. 可以在verilog中的case語句中使用整數嗎?
- 3. Verilog:3D可合成參數
- 4. 在Verilog中爲reg分配整數
- 5. Verilog:通用參數
- 6. 使用整數與整數
- 7. 在Verilog中使用一個整數生成塊
- 8. Verilog是否可綜合讀取數組
- 9. 用Verilog
- 10. 整數整數與整數的整數
- 11. Verilog中的函數重用
- 12. Verilog,使用枚舉與不在乎
- 13. 司的Verilog與測試
- 14. verilog設計ALM與FSM
- 15. C++可空或可選整數要與矢量一起使用
- 16. Verilog參數覆蓋
- 17. Verilog數組語法
- 18. Verilog:傳遞參數
- 19. 將可空整數與0比較
- 20. Haskell可以忽略Ints與整數嗎?
- 21. 如何用Verilog
- 22. 如果用Verilog
- 23. 通過用Verilog
- 24. 使用在VERILOG
- 25. 「<<」用Verilog
- 26. 的Verilog IEEE 754單精度整數轉換
- 27. 在Verilog中將線值轉換爲整數
- 28. Xilinx,Isim處理Verilog整數類型的仿真
- 29. 在Verilog中實現最大爲N的整數求和
- 30. 使用LIKE '%' 與整數SQL
我對Verilog完全陌生,所以我不知道我必須這樣做。現在正在工作。謝謝。 – Hardell
@哈爾德爾:我們活着,我們學習。很高興這有助於。祝你好運! – 2013-01-07 16:20:18