如何調試Verilog代碼，其中仿真功能如預期的那樣工作，但實現沒有？

Question

我有點難住。

我有我的模擬（ISIM）測試過的一個相當大的Verilog模塊，並將其用作我想要的。現在我已經將它與現實生活中的其他設備結合使用，並且一些東西可以工作，而有些東西不會。

例如，

我可以發送使用指令A的值，並驗證使用命令B.，正確值被接收工作沒有問題。

但是，如果我用指示C發送的值，我無法驗證它是使用命令D.在模擬它工作正常接收，所以我覺得我真的不能從模擬更多的獲得任何。

我已經看過邏輯分析儀上的信號，並且控制器設備（不是我的設計）發送正確的消息。當我發出命令B時，我可以看到從我的設備返回的值是正確的（我知道SPI工作正常）。我不知道C或D是否正常工作。 D只返回0，所以也許C首先不起作用。沒有辦法通過Verilog，而且這個模塊被封裝爲Vivado的IP。

這裏有兩個截圖。首先是模擬（我發送5，然後是2，然後我希望它在下一次發送時返回4，它會發送;後面是零）。

以下是我在現實中得到（前兩個字節並不重要，5是從之前發送值遺漏）：

這裏是一個命令（B），在工作返回一個正確的值（它響應正在發送的0x01）：

有沒有人有任何建議來調試？我幾乎不知道如何着手。 我不能在模擬中真正重現此行爲。

Answer 1

由於您正在合成FPGA，因此您可以在如何調試合成的片上設計方面有更多的選擇。在您使用Vivado時，您可以使用ChipScope查看系統中的任何信號;使您可以像仿真一樣隨時查看該信號的波形（儘管受到更多限制）。通過將ChipScope IP包含在綜合中，您可以將波形數據發送回Vivaod軟件，該軟件將顯示所選信號的波形，以幫助您在系統運行時查看FPGA內部發生的情況。 （注意，如果你使用的是Altera的東西，你可以使用它們相當的SignalTap;它幾乎是一樣的東西）

有許多關於如何合併和運行ChipScope的教程，來自Xilinx網站的繼承人： http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_4/ug936-vivado-tutorial-programming-debugging.pdf 許多其他使用ISE，但步驟非常相似，因爲兩者通常都涉及到使用coregen工具（儘管我認爲您還可以通過合成流程添加ChipScope，因此有多種方法可以將它合併到您的設計中）。

在FPGA上，您可以訪問實際上是內部邏輯分析儀的內容。請注意，它會佔用FPGA上的一些LE，並可能佔用相當數量的Block RAM，具體取決於您想要取出信號的樣本數。

蒂姆的回答提供了一個很好的描述如何處理片上調試，如果你是純粹的ASIC設計;所以如果您想了解更多關於標準的非FPGA調試解決方案的信息，請參閱他的答案。

Answer 2

在這種情況下，您可能想要考慮添加僅用於調試的附加邏輯。 （'調試設計'）是用於思考這種邏輯的通用術語。

所以你有一個芯片接口（SPI），你不知道它是否工作正常。由於它看起來沒有工作，所以你不能相信通過這個接口的調試，因爲如果你得到一個奇怪的結果，你不能確定它的意思。

由於您正在使用FPGA，除SPI之外是否還有其他接口可以正常工作？也許7段顯示器，LED，JTAG，VGA等？

試着想想其他創造性的方式來從芯片中獲取不需要SPI接口的數據。

• 如果有4個LED，A通過d，即可點亮每個LED對於每次接收到該類型的命令時間爲1秒？

• 你能有一個7段顯示您的SPI接收器的狀態機的當前狀態，還是有它一定的指示錯誤代碼如果收到一些不知名的命令？

• 你能VGA籠絡到監視器傳入SPI比特流的二進制序列？

一旦你可以開始縮小與數據什麼是真正的硬件裏面發生的事情，你可以縮小問題空間去檢查是否有可能出現的問題。