Q

從VHDL代碼生成狀態機圖？

vhdl
xilinx

2011-06-04 76 views 1 likes

1

有沒有什麼比較好的工具從VHDL代碼生成狀態機圖？我正在使用Xilinx ISE Webpack。乾杯!從VHDL代碼生成狀態機圖？

2011-06-04 marverix

+0

狀態圖可以很快變得醜陋。你想理想地看到什麼樣的輸出？你提供什麼樣的輸入？ – Philippe 2011-07-28 13:05:25

A

回答

4

Active HDL有一個叫做「Code2Graphics」的功能，它支持這個功能。此外，一些綜合工具（通常需要付費的工具）也支持這種工具。

請注意，RTL視圖在綜合工具（如XST）中更常見。

2011-06-05 01:38:49 Josh

1

Modelsim SE（和DE？）有這些類型的東西。但是，不是免費的:-(

2011-07-28 11:47:14 vermaete

相關問題