（系統）包含註釋的verilog宏？

Question

在Verilog中有沒有什麼方法可以編寫包含註釋的宏，以便在宏的每個實例中註釋都將被「實例化」？我需要宏內的註釋來關閉宏中其他代碼的皮棉投訴。

Answer 1

您應該使用塊註釋（/* */）和可能的多行宏。例如：

`define macro_with_comment \ 
    /* your comment here */ \ 
    macro_body_here \ 
    /* another your comment here */ \ 
    another_line 

被警告，宏是一個痛苦的調試是出了點問題。

Answer 2

不鼓勵使用註釋編譯指南。 （系統）Verilog LRM不太清楚在宏處理中使用註釋的情況。很顯然，單行註釋（前面有//不擴展的文本的一部分，但並沒有提及有關/* mult-line */意見。大多數預處理器expandint文本之前刪除所有留言。

的Verilog-2001添加的屬性(* text *)到語言，但人們仍然不知道他們應該使用它們而不是評論。