CPU和RAM，RAM和PCIE2.0 16x設備之間的事務大小和延遲

以字節爲單位的最小事務大小以及時鐘週期或納秒的延遲是多少？
對於：CPU和RAM，RAM和PCIE2.0 16x設備之間的事務大小和延遲

訪問的CPU（桑迪/常春藤橋）到RAM
DMA訪問由PCIE 2.0 16X

來源

2012-08-31 Alex

爲了回答這個問題（部分）

2：少數（芯片到芯片）的數字是在紙here（末尾，表1和2）

還要注意，等待時間還取決於PCIE數據包的大小。

爲了使它複雜化，操作系統和圖形卡驅動程序（讀/寫內存，用戶內核切換時間等）也引入了一些延遲。

來源

2013-04-07 13:00:41 Quonux

好文章。所以，對於1 - 8字節的塊大小的延遲是** 250ns **。對於2K延遲的塊是1000ns，並且據我所知，延遲不會影響這個值，並且帶寬會影響它（自2006年以來，PCI-E 1.0 8x爲2GB/sec）。編碼8b/10b，解釋了PCI-E 2.0 16x規定的8GB/sec規格的下降帶寬，以及測試中帶寬6 GB /秒的真實特性。 – Alex

如果我從下面的圖片中正確理解，高速緩存的延遲：L1 - 1ns，L2 - 3ns，L3 - 10ns，RAM - ** 50ns **。而對於CPU的3GHz的蜱：L1 - 3ticks，L2 - 10ticks，L3 - 30ticks，RAM - 150ticks。 http://i.stack.imgur.com/ldCnq.gif – Alex

最小傳輸大小爲0，這對雙方都沒有任何影響。使用數據，最小傳輸大小爲1個雙字（4個字節）

來源

2013-04-26 17:27:13 Menderft

這對RAM和PCI-E都是如此嗎？ – Alex

CPU和RAM，RAM和PCIE2.0 16x設備之間的事務大小和延遲

回答

相關問題