pci-e

    0熱度

    1回答

    pci_enable_device（）在刪除/重新掃描後失敗

    我在這裏有一個Linux 4.4（我曾經工作在一個較舊的內核上，它以相同的方式失敗）與一個PCIe連接的FPGA設備和驅動程序，它們都是我自己設計的。這些在正常情況下運行良好，但現在我嘗試使它們在熱插拔條件下工作。這不是實際的硬件熱插拔，我一直在嘗試的是設備的sysfs目錄中的通常的echo 1 >remove以及之後的echo 1 >/sys/bus/pci/rescan。 設備再次出現後，我的
    linux-kernel fpga pci pci-e 2017-09-28

    1熱度

    1回答

    Uboot函數pci_hose_read_config_word（）定義？

    目前我正在學習uboot pci init進程 在pci總線掃描中有一個函數調用pci_hose_read_config_word()。 Here is Source Code 但我在搜索所有的uboot源代碼，爲什麼我不能找到函數實現？ 感謝
    c u-boot pci pci-e pci-bus 2017-05-11

    -2熱度

    1回答

    在CPU和外設之間分佈的PCIe通道如何分配CPU和外設

    我即將構建臺式計算機，並試圖瞭解這種PCIe通道如何分佈。我們的目標是能夠計算出某一設置需要多少通道。我期待在華碩Z170-P主板，它根據規格[1]： 它包含Z170芯片組。 你可以在電路板上看到它是「CrossfireX Ready」，我相信這意味着你可以插入2張圖形卡。規格說明它有兩個PCIe x16插槽，一個在x16模式下工作，另一個只在x4模式下工作。 首先，根據Z170芯片組規格，它支持
    configuration pc pci-e 2017-10-10

    0熱度

    1回答

    爲什麼PCI Express在流水線傳輸模式下遭受高延遲？

    我使用通過PCI Express（PCIE）連接到計算機的Arria V GX FPGA入門套件。在工具包中，我使用流水線傳輸實現了我的直接內存訪問（DMA）讀/寫。 DMA從PC內存讀取數據，然後通過PCIE寫入PC內存的另一個區域。 我使用的IP是用於PCIE的Avalon-MM Arria V Hard IP，配置：Gen1 x8,32位Avalon-MM地址寬度。 PC上的軟件是C++編程
    fpga altera pci-e 2017-05-14

    1熱度

    1回答

    設備樹中的PCI節點

    「lspci」輸出中顯示的節點是否必須在設備樹中定義？我有P2041RDB的設備樹文件。因爲只爲pci創建了一個節點，即總線0.現在我已經定製了參考板並將一個pcie-pci橋連接到總線0，並且將四個pci設備連接到該橋。所以在我的lspci輸出中，顯示了六個節點。那麼我必須在設備樹中聲明它。
    embedded-linux pci dts pci-e 2017-05-23

    0熱度

    1回答

    爲什麼您的系統可以通過CPU設置最大數量的PCI通道？即使DMA被廣泛

    有幾個場景我很好奇： 從GPU1內存轉移到GPU2內存通過PCI總線 從GPU1轉移到主存儲器與DMA 從GPU1轉移到主存儲器中，而DMA 將所有這些情況下被限制到PCIe通道的由CPU所支持的總數是多少？對於英特爾系統，ARM系統？
    hardware pci pci-e 2017-05-23

    0熱度

    1回答

    MSI註冊PCIE設備驅動程序

    在我的項目，我想開發一個PCIE Linux設備驅動程序與32位MSI handler.For爲此我寫了這樣的代碼： if((pci_resource_flags(dev,i)&IORESOURCE_TYPE_BITS)==IORESOURCE_MEM) { printk(KERN_INFO "memmap1"); devInfo->resource[i]
    driver linux-device-driver interrupt-handling dma pci-e 2017-05-25

    2熱度

    1回答

    我們可以使用x86_64 CPU atomics在PCI Express上生成複合原子操作嗎？

    如你所知，從2.0版本，PCI Express支持化合物的原子操作：FetchAdd，Swap，CAS：https://pcisig.com/sites/default/files/specification_documents/ECN_Atomic_Ops_080417.pdf 也稱，該x86_64的CPU具有彙編化合物的原子操作：lock add，[lock] xchg，lock cmpxch
    multithreading driver linux-device-driver x86-64 pci-e 2017-05-29

    0熱度

    1回答

    如何測量硬件中斷和相關係統調用之間的延遲？

    我有一臺配有兩個PCIe RS-485卡的Linux機器（XR17V354 & XR17V352）。我將其中一個卡上的一個端口硬連線到另一個卡上的一個端口。這些卡由通用串行驅動程序（serial8250）驅動。 我正在運行測試和測量延遲。我有一個Linux進程從端口發送兩個字節，然後偵聽兩個傳入的字節。另一個進程接收兩個字節並立即發回兩個字節。 我正在測量這個往返延遲約爲1500微秒，標準偏差約爲
    linux kernel low-latency pci-e irq 2017-06-02

    1熱度

    1回答

    PCI Express流量控制學分

    我正在閱讀PCI Express文檔，並且有與「TLP流量控制學分」相關的問題。 這就是我所理解的：由於PCI Express沒有邊帶信號，例如IRDY，TRDT，RBF，是使用流量控制信用模型。有不同類型的TP，PH，PD，NPH，..和他們有自己的信用。 我的理解正確嗎？ 我不清楚這些學分的下一步是什麼。有人可以解釋嗎？使用基於信用的流量控制 感謝
    pci-e 2017-08-03
最新問題