axi4

-1熱度

1回答

AXI4 AxVALID在同一個時鐘高電平

我一直在尋找一些文件，當ARVALID和AWVALID都在相同的時鐘高，幷包含相同的地址。應該首先處理寫入，還是應該讀取？任何幫助深表感謝。

axi4 2017-07-18

---

0熱度

1回答

MicroBlaze AXI4異常

我想知道MicroBlaze的數據總線例外情況。在MicroBlaze產品手冊中，它指出只有在緩存關閉時才能在M_AXI_DC上發生異常？這對我沒有意義;是否意味着如果在M_AXI_DC行上給出錯誤響應，如果啓用緩存，則不會觸發異常？我目前有C_DCACHE_ALWAYS_USED設置爲1，所以這不是一個問題。 謝謝。從MicroBlaze的產品指南 摘錄： The data cache AXI4

embedded microblaze axi4 2017-08-02

---

1熱度

1回答

AXI4延遲交易

我只是在尋找建議。我目前有一個集成在VHDL中的定製IP，它具有AXI4從輸入和AXI4主輸出，目前信號直接連接在一起。 我想給AXI信號添加一個可定製的延遲，這樣它們可以通過IP延遲一段特定的時間，而不是相互連接。 我的問題是;我是否可以通過使用AxVALID和AxREADY（也可能是RVALID/RREADY和WVALID/WREADY）信號來延遲通過IP進行讀寫操作？ 如果我想要一個20個時

vhdl hdl vlsi axi4 2017-07-07

---